91高清视频,天天操人人,日日干日日色,中文娱乐av,99精品欧美一区二区蜜桃免费,午夜乱蜜桃久久久乱,麻豆国产在线播放

1.負責模擬電路模塊（例如 放大器、帶隙基準、LDO、PLL、ADC/DAC、高速接口電路等）的規格定義、電路架構選擇、電路設計及仿真，分析仿真結果，優化電路性能、穩定性和魯棒性。

2.與版圖工程師緊密合作，指導關鍵模擬模塊的版圖設計，確保版圖匹配、寄生效應最小化、滿足可靠性規則（ESD, Latch-up）和工藝要求。

3.進行版圖寄生提取和后仿真，評估寄生參數對電路性能的影響，并迭代優化設計。

4.支持實驗室芯片測試，分析測試數據，驗證設計性能，進行失效分析并協助解決測試中發現的問題。

5.撰寫設計文檔，包括規格書、設計報告、仿真報告和測試計劃。

人員要求：

1.要求微電子學、電子工程、集成電路設計或相關專業的碩士及以上學位，具有3年及以上模擬集成電路設計經驗。

2.擁有扎實的模擬電路基礎，掌握系統的模擬集成電路設計理論。

3.熟練掌握Cadence Virtuoso ADE設計環境，以及Spectre/APS/HSPICE等仿真工具，具有Monte Carlo和工藝角分析經驗，熟悉Calibre或類似工具進行DRC/LVS檢查，及后仿電路提取。

4.深刻理解模擬版圖設計要點（匹配、寄生、噪聲隔離、ESD保護等），并能有效指導版圖工作。

5.有車規級芯片設計經驗者優先。

補充信息：

1.公司位置在北京理工大學，交通便利。

2.單位直簽合同，待遇優良，發展空間大。